متن کامل پایان نامه مقطع کارشناسی ارشد رشته مهندسی برق

با عنوان : بررسی ساختارهای SiGe بر روی عایق (SGOI) برای کاربرد در فن آوری CMOS

در ادامه مطلب می توانید تکه هایی از ابتدای این پایان نامه را بخوانید

و در صورت نیاز به متن کامل آن می توانید از لینک پرداخت و دانلود آنی برای خرید این پایان نامه اقدام نمائید.

دانشگاه آزاد اسلامی

واحد تهران جنوب

دانشكده تحصیلات تكمیلی

“M.Sc” سمینار برای دریافت درجه كارشناسی ارشد

مهندسی برق – الكترونیك

عنوان:

بررسی ساختارهای SiGe بر روی عایق (SGOI) برای كاربرد در فن آوری CMOS

برای رعایت حریم خصوصی اسامی استاد راهنما،استاد مشاور و نگارنده درج نمی شود

تکه هایی از متن به عنوان نمونه : (ممکن است هنگام انتقال از فایل اصلی به داخل سایت بعضی متون به هم بریزد یا بعضی نمادها و اشکال درج نشود ولی در فایل دانلودی همه چیز مرتب و کامل است)

چكیده

در فصل اول كانال سیلسیمی تحت تنش و انواع روشهای ایجاد تنش در كانال بیان می شود.

در فصل دوم به بررسی فیزیك تنش در سیلسیم پرداخته می شود و تأثیر تنش روی نوارهای هدایت و ظرفیت و جزئیات مربوط به هر كدام از نوارهای ظرفیت و هدایت بیان می شود هم چنین به تأثیر تنش روی قابلیت حركت نیز اشاره میشود.

در فصل سوم پیرامون ترانزیستورهای MOSFET سیلسیمی روی عایق توضیح داده می شود و سپس انواع این ماسفتها، ویژگیها، مزایا و معایب هر یك بررسی میگردد.

و در نهایت نیز به برخی از روش ها و رهیافتهای جدید كه برای بهبود عملكرد ماسفت در آینده كاربرد دارد، اشاره می شود.

مقدمه:

در سال 1965، Gardon Moor پیش بینی كرد تعداد ترانزیستورها در مدار مجتمع، هر 18 تا 24 ماه، دو برابر میشود اما، به واسطه تكنولوژی قطعات پیشرفته این قانون در سالهای بعدی با چالشهای زیادی روبرو شد.

مزایای كوچك شدن ترانزیستورها عبارت است از: كاهش منبع تغذیه، افزایش سرعت و جریان ترانزیستورها و نرخ بالای جریان روشن به جریان خاموشی در ولتاژ منبع پایین تر.

با پیشرفت تكنولوژی به ناحیه ی زیر میكرون، حفظ بهبود عملكرد در هر تولیدی، فقط به وسیله انجام مقیاس، به مسئله مشكل و پیچیده ای تبدیل شده است. مقیاس كردن عمق و عرض نواحی سورس و درین، مقدار بار آزاد را كاهش می دهد و منجر به افزایش غیر قابل پذیرشی در مقاومت قطعه می شود. اثرات طفیلی بسیاری از جمله roll off ولتاژ آستانه، كاهش سد پتانسیل درین، سوراخ شدن ولتاژ آستانه، كاهش سد پتانسیل درین، سوراخ شدن كوتاه خوانده می شوند، در نهایت مقیاس كردن را محدود خواهند كرد. به علت این موانع تحقیقات 10 الی 15 سال اخیر، بر روی روشهای مؤثر برای حفظ عملكرد بالای قطعه و مصرف توان پایین، متمركز شده است.

همان طور كه گفته شد مزایای عملی مقیاس كردن به علت محدودیت های اقتصادی و فیزیكی در حال كاهش است و راه حل های جدیدی پیشنهاد شده است. یكی از این روش ها تغییر در كانال سیلسیمی ماسفت ها می باشد كه امكان افزایش قابلیت حركت حامل و به نوبه ی خود افزایش جریان را به وجود می آورد. در مجموع ساختارهای چند كاناله با لایه های SiGe تحت تنش فشرده و سیلسیم تحت تنش كششی به طور متقارن قابلیت حركت را برای هردوی الكترون و حفره افزایش خواهند داد و نیز تلفیق SOI به CMOS و استفاده از اكسید مدفون در زیر توده سیلسیم مزایایی شامل كاهش ظرفیت خازنی پیوند، افزایش چگالی مدار (به علت عایق بندی محكم) و كاهش قفل شدگی را ایجاد می كند. با پذیرش Si تحت تنش و SOI، نتیجه مطلوبی از تركیب این تكنولوژی حاصل میشود.

فصل اول

سیلسیم تحت تنش

1-1) كانال سیلسیم تحت تنش

ایده استفاده از سیلسیم تحت تنش دركانال ماسفت تقریباًً به بیش از 2 دهه بر می گردد. جریان اشباع ماسفت به وسیله معادله زیر بیان میشود.

از این معادله می توان گفت: با كاهش طول كانال ترانزیستور، جریان افزایش می یابد. امروزه، مشكلات اثر طفیلی، ساخت قطعات با مقیاس بندی بیشتر را با مشكل مواجه كرده است. با توجه به معادله فوق دریافت میشود كه از طریق قابلیت حركت نیز می توان جریان ماسفت را افزایش داد. برای انجام این كار، می توان قطعه را روی یك لایه از سیلسیم تحت تنش ساخت. با داشتن یك كانال با سیلسیم تحت تنش قابلیت حركت حامل در كانال افزایش می یابد. مزیت دیگر تكنولوژی سیلسیم تحت تنش این است كه می توان یك شیب زیر آستانه ثابت را حفظ كرد. با بهره گرفتن از شیب زیر آستانه ثابت، یك قطعه می تواند برای داشتن ولتاژ آستانه بالاتری نسبت به حالت بدون تنش طراحی شود. با افزایش ولتاژ آستانه، جریان كم می شود اما، به طور هم زمان جریان حالت خاموشی نیز، به مقدار قابل ملاحظه ای كاهش می یابد.

تعداد صفحه : 55

قیمت : 14700 تومان

 

—-

پشتیبانی سایت :       

*         serderehi@gmail.com


3 دیدگاه

دیدگاهتان را بنویسید